Conmutación de solenoide que daña el transistor MOSFET

Tengo un sistema en el que se conmutan varios electroimanes/solenoides con un circuito de conmutación MOSFET de lado alto. El diagrama del circuito de conmutación es el siguiente:Circuito de conmutación MOSFET

Como se ve en el diagrama del circuito, el solenoide se conmuta con una configuración de par de transistores NMOS-PMOS y la señal de control proviene de un registro de desplazamiento 74HC595. El transistor NMOS (Q25) es el BSS138L, que tiene una corriente de drenaje máxima de 200 mA. El transistor PMOS (Q110) es el DMP2305U, que tiene una corriente de drenaje continua máxima de 4,2 A. Todos los transistores están en paquete SOT-23. El solenoide tiene una resistencia de 75 ohmios y consume aproximadamente 150-250 mA de corriente cuando se enciende. El diodo flyback (D25) es el 1N4007. Los cables del circuito de conmutación al terminal real del solenoide varían en longitud entre 2 y 10 metros. No existen diodos flyback adicionales en los solenoides, ni es prácticamente posible llegar al solenoide para agregar dichos diodos allí (debido al diseño del sistema actual). Por lo tanto,

Lo que ocasionalmente sucede es lo siguiente: después de que se le ordena al solenoide que se apague, ocasionalmente permanece "atascado" en la posición de encendido, aunque la salida del 74HC595 esté apagada ("baja"). El LED en el diagrama está ahí para indicar cuál es el estado de conmutación del circuito en un momento dado. En este caso, este LED también permanece encendido, lo que indica que (como mínimo) el transistor PMOS todavía está conduciendo. Cuando se le ordena al solenoide que se encienda nuevamente, el transistor NMOS se quema (con un brillo bastante espectacular) y el 74HC595 se fríe. El transistor PMOS parece estar bien, aunque no contaría con eso.

Se me ha señalado que el diodo flyback es probablemente demasiado lento para disipar el retroceso inductivo causado por apagar el solenoide. Esto ciertamente puede ser reemplazado por un diodo Schottky para una disipación más rápida del retroceso inductivo.

El hecho de que el transistor NMOS y el 74HC595 se dañen sugiere que probablemente haya 12-15 V CC (de VCC) que terminan en la salida del 74HC595 (y, por lo tanto, en la puerta del transistor NMOS), lo que entra en conflicto con la alimentación de 5 V CC. suministro del 74HC595 y eventualmente daña el IC. Mi conjetura es que lo que posiblemente esté sucediendo es que el diodo de retorno no puede disipar el retroceso inductivo lo suficientemente rápido y que se produce un diferencial de voltaje lo suficientemente grande en el terminal fuente que daña el diodo interno del transistor PMOS, así como el propio transistor, y esencialmente cortocircuita el terminal de puerta con el drenaje/fuente. Ahora que esto sucedió, hay una ruta de resistencia muy baja desde VCC hasta el terminal de drenaje del transistor NMOS a través de la puerta del transistor PMOS. Además, entonces también hay un camino de baja resistencia constante entre VCC y el solenoide, ya que el transistor conduce constantemente en esta etapa. Cuando el transistor NMOS se enciende, esencialmente cortocircuita VCC con GND (a través del transistor NMOS) y daña el transistor NMOS, lo que provoca una ruta de cortocircuito de drenaje/fuente similar que termina en el 74HC595.

Para evitar que la corriente fluya hacia el transistor PMOS debido al retroceso inductivo, pensé en poner un diodo en serie con su terminal fuente (D86 en el siguiente esquema). Además, una resistencia de bajo ohmio (R92 en el siguiente esquema) en serie con el diodo flyback (Schottky) también podría ayudar a disipar el retroceso inductivo más rápido. Esto nos lleva al siguiente esquema:Circuito de conmutación actualizado

¿Mi análisis tiene sentido/parece plausible? ¿Suena como una buena solución al problema?

Por lo que vale, esta pregunta está relacionada con otra pregunta anterior que publiqué, pero se enfoca en un tema separado. El problema en mi otra publicación y este problema probablemente estén relacionados de alguna manera, pero me gustaría centrarme en cada problema por separado. Muchas gracias a los que ya colaboraron en el otro post.

Su ayuda sería muy apreciada en este sentido. Gracias de antemano.

================================================== =====

ACTUALIZAR:

Teniendo en cuenta todos los comentarios y consejos dados, actualicé el circuito de conmutación para incluir lo siguiente:

  • Diodo flyback Schottky (D1) ( SS110 en paquete SMA) en lugar del 1N4007
  • Resistencias en la puerta NMOS (R93), así como entre el drenaje NMOS y el nodo de resistencia pull-up de puerta/puerta PMOS (R92)
  • Condensador de derivación entre VCC y GND cerca del transistor PMOS (C1)
  • Un transistor PMOS con especificaciones adecuadas (Q86) con Vgs,max = ±20 V (el DMG2307L , el transistor PMOS utilizado anteriormente es el DMP2305U con Vgs,max = ±8 V).

Esto conduce al siguiente circuito:Circuito de conmutación actualizado

Ahora surgen algunas preguntas:

  1. El transistor PMOS recién elegido (DMG2307L) tiene un voltaje de umbral de puerta más alto (3 V) que el anterior (0,9 V). En el circuito original no había divisor de voltaje en la puerta del transistor PMOS, lo que generaba voltajes de puerta que excedían la clasificación máxima del transistor. Ahora el nuevo transistor tiene un Vgs,max más altoque es más alto que el voltaje de suministro del circuito, aunque me gustaría seguir diseñando con la precaución de que la puerta del transistor PMOS nunca experimente un voltaje demasiado alto. Por lo tanto, se agrega la resistencia R92 en el circuito anterior. ¿Cuál sería una opción de resistencia adecuada para limitar el voltaje de la puerta a 5 V (que debería encender completamente el transistor, dado su voltaje de umbral de 3 V)? ¿Es realmente necesario tener R92 si el transistor puede manejar los voltajes de puerta esperados, como si R92 no estuviera allí (es decir, VCC)? ACTUALIZACIÓN : sí, se requiere esta resistencia. La colocación inicial de R92 fue incorrecta. Ahora se mueve entre la puerta de Q1 y el nodo que conecta la puerta de R7/Q86.
  2. ¿Es la adición del condensador C1 una buena idea? ¿Ayudará a suprimir cualquier posible pico de voltaje que pueda ocurrir durante la conmutación? Si es así, ¿cuál sería un valor adecuado? ACTUALIZACIÓN - Sí, se requiere este condensador. Se probarán valores de 220 uF, 470 uF y 1000 uF.
  3. ¿La elección del diodo Schottky (D1) es adecuada para esta aplicación, especialmente dado que está en un paquete SMA? ACTUALIZACIÓN - Sí, es adecuado para este uso.
Sugerí un límite de 1000 UF en los interruptores MOSFET. ¿Ha hecho usted eso?
@analogsystemsrf, ¿cuál es la idea de colocar la tapa grande en el solenoide? ¿Es solo para encontrar fallas? Obviamente, afectaría los tiempos de encendido/apagado del solenoide y ejercería presión sobre la fuente de alimentación.
Permítanme ser más claro: ¿el VDD de 12-15 voltios está muy desviado a los ánodos de diodos? A medida que los PFET se apagan, el movimiento brusco en la parte inferior de los drenajes se acoplará a través de la mayor parte de las fuentes y las sacudirá hacia abajo; ese movimiento, que es de 12 a 15 voltios, se acopla a través de la compuerta PFET C al drenaje de NFET, y a través de la compuerta de drenaje NFET al registro de desplazamiento.
@analogsystemsrf, lo siento, no está mucho más claro. Pero puedo decodificarlo como: coloque un capacitor de 1000uF en el suministro, cerca de los FET. (También piensa que cuando se enciende el FET de salida, la transición de voltaje en la fuente Q110 (de GND a 12..15V) se acoplará a través de los Cgs de Q110, luego el Cdg de Q25 y en la salida del registro de desplazamiento. No se puede mira cómo eso quemaría los FET pero...)
Cualquiera que sea el problema más grande aquí, debe tener resistencias en serie entre cada unidad de compuerta FET y la compuerta FET en sí. Pruebe 470 R. Debe recordar que la puerta presenta una carga capacitiva para lo que la impulsa. Entonces, cuando conduce de bajo a alto, su puerta lógica tiene un capacitor que actúa como un cortocircuito instantáneo. Cuando conduce bajo, está tratando de cortocircuitar un condensador cargado. La resistencia limita la corriente entre el controlador y la puerta FET. Haga lo mismo para ambos FET.
@analogsystemsrf: aún no he actualizado el hardware con su sugerencia. Tengo que haber hecho todo lo posible de antemano antes de poder probarlo nuevamente en el sistema real debido a problemas de costos y viajes. Sin embargo, agregaré su sugerencia al diseño revisado.
@TonyM: Todavía estoy un poco inseguro acerca de cómo ocurre/funciona el acoplamiento a través de las capacitancias FET. Según tengo entendido, hay una resistencia muy alta en las puertas de los FET que debería limitar el flujo de corriente hacia/desde las puertas a una corriente insignificantemente pequeña. Además, un capacitor actúa como un circuito abierto para la corriente continua. ¿Ocurre el acoplamiento a través de las capacitancias debido a que el cambio rápido en el voltaje se "ve" como una señal de CA momentánea, lo que permite que las capacitancias se conduzcan? Estoy un poco perdido al entender cómo fluye la corriente entre el controlador FET y la puerta FET ...
Esa es una pregunta para @analogsystemsrf, solo traté de traducir su comentario y no creo que el acoplamiento capacitivo sea el problema. Es cierto que los FET actúan como si tuvieran condensadores entre cada uno de sus tres terminales, siendo Cgs y Cdg los más importantes aquí. Dejaría a un lado la capacitancia y colocaría el FET correcto allí: vea la respuesta de Andyaka y, lo que es más importante, mis comentarios. También necesita resistencias en serie de puerta, como dije, ¿las ha puesto? Salud.
@TonyM: No, todavía no he puesto esas resistencias en serie en las puertas FET. Es algo a lo que no estoy acostumbrado. Pero si "dejamos de lado la capacitancia", ¿por qué todavía necesitamos las resistencias en las puertas FET? ¿No están allí para dar cuenta de las capacitancias? ¿O te estoy entendiendo mal?
Las resistencias en serie son imprescindibles. Recomendé dejar de lado el acoplamiento capacitivo como fuente de fallas de FET, pero no los efectos de carga de la capacitancia de la puerta como fuente de daño a la puerta lógica. Lo siento si eso no estaba claro, aunque los indiqué por separado. Arreglar un circuito significará eliminar cada una de las fallas. Su circuito necesita un rediseño, me temo. ¿Estás preparado para ello?
@TonyM, el HCxxx CMOS tiene una ESR lo suficientemente alta y un costo más bajo que Ciss de MOSFET, por lo que no se necesita Rg
@TonyM 74HC595 @ 4.5Vdd.... Vol/Iol=0.15V(típ.)/4mA = 38 Ω o 0.33Vmax/4mA = 82 Ω
@TonyStewart.EEsince'75, lo escucho y veo y sé los números :-) Todavía usaría una resistencia de puerta en serie y siempre animaré a otros a hacerlo como rutina desde puertas lógicas de todas las familias. No diseñamos circuitos que funcionan, diseñamos circuitos que nunca dejan de funcionar. El desacoplamiento amplio también es un buen hábito en lugar de un requisito absoluto calculado con precisión para las necesidades de cada circuito específico. Hay algunos buenos otros. Coloque la resistencia de 0.5p y cambie una probabilidad baja de falla a largo plazo a una probabilidad cero. Esa es mi opinión considerada al respecto y aprecio la tuya :-)
OK @TonyM Estoy vendido en Gate R's. La retroalimentación del pulso de la tapa del molinete es bidireccional desde el drenaje hasta la puerta y el ruido transitorio en este cable podría ser un cambio de tierra por lo que sabemos. Es hora de que el OP haga algunas mediciones serias del alcance de la sonda Diff o obtenga una gran manga de ferrita CM.
@TonyM: Ciertamente estoy dispuesto a rediseñar el circuito. Como dijiste, queremos circuitos que nunca dejen de funcionar :) Lo único que tengo en mente es que cualquier cosa que cambie en el circuito de conmutación tendrá que repetirse otras 79 veces, ya que tengo 80 de esos solenoides que estoy cambiando Así que me gustaría rediseñar el circuito de la manera más eficiente pero también lo más robusta posible. Colocaré esas resistencias de compuerta y comenzaré usando los 470 ohmios según su sugerencia.
@TonyStewart.EEsince'75: Tengo la fuerte sensación de que está ocurriendo un cambio de suelo en este circuito y que es la causa de mi otro problema mencionado en mi pregunta (restablecimiento de PIC intermitente). Supongo que el ruido en los cables largos es una causa muy probable de este cambio de tierra y posiblemente se suma al retroceso inductivo que se produce durante la conmutación. Como se indicó anteriormente, una opción sería agregar diodos flyback directamente en los solenoides, pero esto no es posible en la práctica debido a sus ubicaciones. Así que tengo que dar cuenta de ese ruido de alguna otra manera.
el comentario continúa : como mencioné en mi comentario a @TonyM, tendré que repetir cualquier cambio en el diseño 79 veces más, por lo que estoy tratando de evitar cambios demasiado "voluminosos"/"caros" en el diseño. Desafortunadamente, no tengo acceso a un visor y el acceso al sistema es limitado debido a las distancias de viaje (alrededor de 250 km). Sin embargo, si algunos cambios son inevitables, entonces hay que hacerlo. Solo estoy tratando de incluir tanto como sea posible en el rediseño antes de tener que volver al sitio. Además del manguito de ferrita, ¿qué otras opciones existen para manejar el ruido en los cables largos?
Cables STP con baja caída de IR, bucle de área pequeña entre V+0V y salida conmutada con diodo montado cerca de la fuente y límite de ESR muy bajo en V+,0V y aseguran que el solenoide no comparta la corriente de tierra para PIC. es decir, cables separados. primero verifique si se trata de pérdida por conducción, pico inducido en los rieles de tierra o ruido radiado. ¿Entendiste las flechas azules rojas en mi esquema? es un requisito.
Buena suerte con las correcciones :-) Después de leerlo todo, definitivamente recomendaría: mejor FET (Vgs (max) +/- 20V); resistencia de 10 K entre el drenaje de Q25 y la compuerta R31/Q110; 470 R entre la puerta 74HC595 y Q25; sin zener (no es necesario); capacitores a granel a través del suministro cerca de Q110 o conector de solenoide.
@TonyM: Gracias, parece que lo necesitaré :) Estoy de acuerdo con todas sus recomendaciones. Con respecto a los condensadores a granel, ¿debería haber un condensador de este tipo para la salida de cada solenoide? ¿Qué especificaciones debe tener un capacitor de este tipo?
No puedo decir, me temo que no sé (a) la parte de su solenoide, la fuente de alimentación, el desacoplamiento existente y las distancias de PCB/cableado. Podrías probarlo y error o calcularlo. El primero es: pruebe con 220, 470 y 1000 uF, coloque un alcance en la salida de su solenoide, luego su suministro por el FET y observe el ruido del riel y la caída durante las operaciones más rápidas del solenoide. Para esto último, necesitamos (a) :-)
@TonyM: Soy un poco reacio a hacer prueba y error, ya que tendré que repetir cualquier cambio que haga muchas veces para ser consistente. Así que optemos por la opción (a): los electroimanes tienen una resistencia de 75 ohmios y consumen alrededor de 190-250 mA de corriente, la fuente de alimentación es de 14,5 VCC. Actualmente, las únicas tapas de desacoplamiento son las que se encuentran alrededor de la MCU, que se encuentra en una PCB separada de donde se encuentran los circuitos de conmutación. El circuito de conmutación (junto con el 74HC595) está en su propia PCB, con cables planos entre estos PCB para controlar los circuitos integrados 74HC595. Los cables a los solenoides tienen entre 2 y 10 m.
@TonyM: actualicé el diseño con algunos de los cambios recomendados y actualicé la pregunta junto con estos cambios. Algunas preguntas nuevas también se incluyen en la actualización de preguntas. Tenga la bondad de echarle un vistazo, por favor.
(1) sí; (2) sí; (3) sí. Ya comenté extensamente sobre R92 y C1, no puedo repasarlo nuevamente, pero tienes R92 en el lugar equivocado. Por favor vuelva a leer y mueva R92.
@TonyM: Gracias por tu respuesta. Me doy cuenta de que he malinterpretado la ubicación de R92. He actualizado el circuito (espero que sea correcto ahora). Solo una pregunta rápida sobre esto: si Q1 está apagado, ¿el voltaje de la puerta en Q86 no seguiría siendo VCC (R92 estará "flotando")? Si Q1 está encendido, R92 formará un divisor de voltaje en la compuerta de Q86, lo que aún generará un voltaje de compuerta más alto que el voltaje de umbral de Q86 (si R92 = 10k según su sugerencia), lo que hará que Q86 aún no conduzca cuando debería. ¿Cuál es el propósito de R92 en esta configuración? ¿O me estoy perdiendo algo obvio aquí?
Hola, por favor, ¿puedes contactarme en el chat ahora si puedes? :-)

Respuestas (2)

¿Mi análisis tiene sentido/parece plausible? ¿Suena como una buena solución al problema?

No, porque no soluciona el defecto de diseño básico....

El MOSFET de canal P DMP2305U tiene una tensión nominal máxima entre la compuerta y la fuente de +/- 8 voltios: -

ingrese la descripción de la imagen aquí

Parece que lo estás golpeando con cualquier cosa, desde 12 voltios hasta 15 voltios. Esto probablemente perforará la región de origen de la puerta y causará los efectos colaterales que describe.

Al igual que con cualquier dispositivo nuevo que elija, siempre lea la hoja de datos para conocer las calificaciones máximas.

@wave.jaco, la parte que falta en la respuesta correcta de Andyaka es la solución: puede colocar una resistencia de 10 K entre el drenaje de Q25 y la compuerta R31/Q110. Si su especificación de riel de 12..15 V es precisa, el Q110 Vgs estará restringido a -6..-7.5 V. No olvide colocar una resistencia en serie 470 R entre la puerta 74HC595 y Q25.
@TonyM No recomendaría esto. Me gustaría conocer el rango completo del voltaje de la fuente de alimentación de 12 V a 15 V y elegir un MOSFET de canal P con una clasificación adecuada o agregar una resistencia de serie 2k2 a 4k7 donde sugiera Y tenga un zener de 5.6 voltios en R31.
Sí, tienes razón, un FET de mayor especificación es una mejor idea. Puse la condición en el riel siendo precisa. Personalmente, no pongo zeners con estas corrientes bajas, la caída real puede ser uno o dos voltios más alta hasta que esté en los mA de su gráfico. Pero un FET con Vds (máx.) de +/- 20 V impulsado desde un divisor potencial me parece el favorito. Si edita su respuesta con una solución propuesta, votaré a favor.
@TonyM He terminado con esta pregunta ahora. El tipo pidió un análisis y le dije que necesitaba arreglar la falla de diseño. ¡Trabajo hecho!
@Andyaka: Gracias por señalarlo, no me di cuenta. Sin duda, elegiré un transistor PMOS de mayor especificación. La fuente de alimentación de 12-15 V es precisa. Para ser precisos, el sistema actual tiene una fuente de alimentación de alrededor de 14,5 VDC. Especifiqué 12-15 V solo para cubrir cualquier variación en las instalaciones posteriores. Con respecto a su sugerencia para el diodo Zener, ¿quiere decir que debería estar en paralelo con R31 y con el cátodo en el lado PMOS o en el lado NMOS? Lo siento si suena trivial, pero quiero estar 100% seguro de que te entiendo correctamente.
Sí, en paralelo con R31, como mi respuesta aquí: electronics.stackexchange.com/questions/205850/…
@Andyaka: Gracias por la respuesta sobre el diodo Zener. Entonces, en esencia, ¿limitará el voltaje de la puerta del transistor PMOS al voltaje Zener, es decir, 5,6 V en el caso de su sugerencia, o más bien (12 V - 5,6 V) = 6,4 V? Creo que entiendo que el principio de su sugerencia es limitar el voltaje en la puerta del transistor PMOS si el transistor no está especificado para los 12 V completos, como es el caso actualmente con mi transistor con especificaciones inferiores.
Cuando decimos voltaje de puerta, es un término vago que más estrictamente significa voltaje de fuente de puerta. Si un zener protege un dispositivo pmos y la fuente es un voltaje de compuerta positivo, significa que de la compuerta a la fuente positiva, es decir, exactamente lo mismo que la compuerta a 0 voltios en un dispositivo nmos.
@Andyaka: Gracias por la aclaración. Me doy cuenta de que he estado confundiendo el drenaje y la fuente entre sí para el transistor PMOS, debido a su orientación en mi esquema. He mirado algunos transistores fácilmente disponibles, y parece que el DMG2307L debería hacer el trabajo: voltaje máximo de fuente de puerta = ±20 V, voltaje máximo de fuente de drenaje = -30 V, corriente máxima de drenaje = -2.5 A. Además de estos parámetros, ¿hay algo más que deba mirar en las especificaciones del transistor PMOS?
Creo que lo tiene cubierto, solo calcule la disipación de potencia máxima en función de la posible resistencia en el peor de los casos y eso debería cubrirlo. Si estaba usando pwm para controlar el solenoide, entonces se deben tener en cuenta las pérdidas de conmutación, pero no creo que esté usando pwm.
@Andyaka: Actualmente estoy ocupado haciendo cambios en el circuito. Lo que se me pasó por la cabeza ahora fue el LED que tengo en el circuito. Lo que no se muestra en mi esquema es que la conexión del LED termina con una resistencia de 10k a tierra (es un LED SMD muy brillante). Su único propósito es indicar el estado del circuito de conmutación. ¿Cree que su ubicación actual podría estar contribuyendo a alguno de los efectos que estamos tratando de prevenir?
Solo hay un problema y es la clasificación de 8 voltios.
@Andyaka: actualicé el diseño con algunos de los cambios recomendados y actualicé la pregunta junto con estos cambios. Algunas preguntas nuevas también se incluyen en la actualización de preguntas. Tenga la bondad de echarle un vistazo, por favor.
@wave.jaco Lo siento, pero esta pregunta está evolucionando demasiado. Tienes mi respuesta original y ese era tu problema. No tengo nada más que añadir. En el futuro, debe intentar asegurarse de que la evolución de las preguntas sea un poco más limitada que la que tiene actualmente.
@Andyaka: No hay problema. Señaló una falla crítica en el diseño; uno que debería haber mirado en primer lugar. Sin duda he aprendido mucho con este ejercicio. Gracias por toda su ayuda con la pregunta.
No hay nada que le impida hacer una nueva pregunta sobre el nuevo transistor y su idoneidad para conducir la carga (¿especificó la carga lo suficiente, no recuerdo?) y evitar demasiada disipación de calor. Personalmente no tuve ningún problema con el diodo original. Es lento en la recuperación inversa, pero eso no significa que no sea adecuado para esta aplicación. No verá picos de voltaje significativos durante la conmutación, pero siempre es una buena idea agregar un desacoplador por si acaso.

RECOMENDACIONES

  • Deseche el diseño existente y utilice controladores BJT no inversores Allegro A2982 de 8 canales y 500 mA más robustos y permita una caída de 1,7 V para elegir V+
  • Incluye tapa de desacoplamiento de baja ESR a bordo.
  • Use el estrangulador CM en todos los cables IO o el estrangulador SMT CM a bordo (bajo costo)
  • utilice cables TP o STP para todas las E/S.
  • Aísle los cables de salida de cualquier cable sensor.ingrese la descripción de la imagen aquí

respuesta anterior y comentarios

{además de la buena respuesta de @Andy_aka}

Tengo 4 sugerencias de diseño;

  • a) diodos de abrazadera inadecuados b) Violación de Vds y Vgs por pico negativo, c) simplificación, d) Ruido de corriente de bucle de pulso.

    • En general, coloque el diodo de alimentación a través de la salida a tierra para el controlador del lado alto en polaridad inversa, de modo que el pico negativo sujete el voltaje con el diodo cuando se apague. Debe manejar la misma corriente que el interruptor pero una duración más corta determinada por L/DCR

. - no necesita un diodo en serie, solo una derivación inversa, D25 a tierra en la salida.

  • tampoco quieres R92, solo crea un pico -ve

    • de lo contrario, excederá Vds MÁXIMO absoluto de -20 V en Q110 con un GRAN pico negativo que apagará el solenoide más rápido. . (en la hoja de datos de andy)

  • si usó solo un controlador de potencia Nch de lado bajo simple con RdsOn ~ 1 ohm, funcionaría.

esquemático

simular este circuito : esquema creado con CircuitLab

Extendí el esquema solo con el propósito de ilustrar un punto (tanto como sea práctico) de que dv/dt y dI/dt generan EMI de campo E y H a partir de efectos de antena.

  • La lógica 74HCxxx @ 5V es aproximadamente equivalente a una fuente de voltaje con una resistencia de compuerta de 100 ohmios.
¿Puedes voltear esa fuente de voltaje de la manera correcta? Me vuelve loco. ¡Gracias de antemano!
claro, lo siento, fue intencional simular una fuente de alimentación externa pero los cables están muy juntos. (Estaba usando una representación ilógica para tratar de ilustrar un par trenzado físico que no es posible aquí;) Los estudiantes a menudo tienen coletas inductivas y sin tapas de desacoplamiento con una antena de bucle grande y se preguntan por qué tienen fallas.
Gracias. Tengo la parte de la distancia. Pero sin leer todo en detalle, ¿no es solo el retroceso inductivo de la bobina del relé lo que mata al MOSFET de OP?
Andy le contó sobre el sobrevoltaje de 1 etapa en la 2.ª puerta. Agregué la parte de retroceso en la sobretensión -Vds y luego se puede simplificar a 1 NchFet y tenga cuidado con los bucles transitorios para EMI
@wave.jaco, ¿entiendes esto?
@TonyStewart.EEsince'75: Gracias, Tony. Veo en su circuito que cambió el diseño de cambiar 12 V al electroimán (donde siempre estaba conectado a tierra), a cambiar a tierra al electroimán (donde siempre está conectado a 12 V). Entiendo que esta es una forma mucho más fácil de cambiar, pero debido a la forma en que están conectados los electroimanes, no puedo cambiar su polaridad común de negativo común a positivo común. En realidad, es una especificación de diseño que los electroimanes deben permanecer negativos comunes. Esa es toda la razón por la que estoy usando el circuito de conmutación NMOS-PMOS de lado alto.
ahora díganos (lol) ok Hacen interruptores laterales altos para automóviles por miles de millones con mejores características y FYI de bajo costo con entradas lógicas) (no reinventar la rueda)
@ TonyStewart.EEsince'75: Mis disculpas por mencionarlo explícitamente ahora :) No sabía que tenía esos interruptores laterales altos de los que está hablando. Voy a echar un vistazo a esos.
@TonyStewart.EEsince'75: actualicé el diseño con algunos de los cambios recomendados y actualicé la pregunta junto con estos cambios. Algunas preguntas nuevas también se incluyen en la actualización de preguntas. Tenga la bondad de echarle un vistazo, por favor.
@wave.jaco parece que no entiende mi respuesta porque, si lo hiciera, nunca tendría acoplamiento mutuo y falta de desacoplamiento en la placa del controlador. Usted explotó su CMOS debido a esto, descartaría el diseño de su controlador a favor de controladores altos adecuados con desacoplamiento adecuado y rechazo de ruido CM adecuado y diafonía diferencial para señalar al controlador. Lo siento, pero tienes demasiados errores.
ni siquiera pensaría en agregar la Serie R al diodo de derivación y agregar C reduce la velocidad de respuesta pero con resonancia.
@TonyStewart.EEsince'75: Estoy seguro de que entendí su respuesta y soy consciente de que desaconsejó la resistencia en serie en el diodo flyback. Acabo de preguntar al respecto nuevamente en general después de haber realizado cambios en el diseño. Sin embargo, está claro que esta es una mala idea, por lo que dejaré eso así como el condensador (he eliminado esa parte de la actualización de la pregunta).
Gracias por la sugerencia del controlador IC A2982. Ciertamente parece un reemplazo ideal del circuito de conmutación, y ciertamente mucho menos problemático para usar/diseñar. Tal vez debería considerar usarlo en su lugar. Sin embargo, debo decir que sería satisfactorio que el circuito de conmutación funcionara correctamente. Sé que es mucho más tedioso que simplemente usar un controlador IC, pero quiero entender completamente lo que hice mal y hacerlo bien. No me doy por vencido tan fácilmente :) Además, mi elección inicial de transistor PMOS fue una falla fatal en el diseño desde el principio.
deberá comprender las diferencias de acoplamiento de RF entre su diseño y el mío para ver por qué aún fallará, sugerido por el flujo de flechas para cada borde de pulso de paso de los parásitos ocultos que no se muestran en el esquema
Conmutación de solenoide que daña el transistor MOSFET
RespuestasAquíPolítica de privacidad1y, 3v