Conexión de tierras analógicas y digitales

Estoy diseñando un sistema que incorpora un FPGA, algunos ADC y algunos DAC. Tengo curiosidad sobre cuáles pueden ser mis mejores opciones para conectar a tierra mi sistema.

El FPGA está en su propia placa secundaria, pero las señales digitales que provienen de él pueden ser de hasta 25 MHz. Los ADC estarán sincronizados con esta señal de 25 MHz. Las señales que van a los DAC no serán más rápidas que 5MHz. Los propios DAC están conectados a una cadena de amplificadores operacionales, que se utilizan para generar una señal de CC de alto voltaje (entre 65 V y -65 V). Esta señal de CC no cambiará más rápido que 500 kHz.

Según la investigación que he realizado, parece que no existe One Good Way™ para conectar tierras analógicas y digitales en un circuito sensible. Dicho esto, espero que alguien con más experiencia que yo pueda opinar sobre qué técnica de conexión a tierra puede ser la más efectiva para mi aplicación. Inicialmente, en mi esquema, separé las conexiones a tierra analógicas y digitales y planeé seguir un diseño "cercado", donde una ranura larga separaría la conexión a tierra analógica y digital, y solo estarían conectadas en unos pocos lugares. Algunos de los componentes analógicos comparten rieles de alimentación entre sí, pero ninguno de ellos comparte una fuente de alimentación con los componentes digitales.

Según los tipos de señales y frecuencias en las que estoy operando, ¿lo que estoy pensando se considera excesivo? ¿No es suficiente? Cualquier consejo es apreciado.

Respuestas (2)

La mejor manera es minimizar R & L de las rutas de transporte de corriente para cada uno y asegurarse de que el diseño de la ruta no comparta tierra o Vcc. Esto incluye amplio espectro y CC. Esto requiere la comprensión de LdI/dt del ruido de pulso y el acoplamiento errante en entradas Z altas por Z no coincidentes (sig y tierra), bucles de corriente radiada y acoplamiento de campo E pF de ruido a señales.

Si las conexiones son de menor impedancia que la fuente de regulación de carga compartida, es posible que haya ruido conducido. Luego, es necesario un desacoplamiento de bajo Q, LC con entradas balanceadas de plano Agnd y corrientes de ruido de bucle pequeño usando Cap per IC, etc.

Me pregunto si todavía usa capas extremadamente delgadas entre los planos de tierra de potencia y Z(f) de los planos de potencia. Hay un negocio de esta especialidad que empezó hace unos 30 años.

Referencias adicionales:

  1. http://www.ti.com/lit/an/scaa048/scaa048.pdf
  2. http://www.analog.com/media/en/training-seminars/tutorials/MT-101.pdf
  3. https://www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdf
  4. http://www.ewh.ieee.org/r4/se_michigan/emcs/DL-ARCH-decoupling3.pdf
  5. https://www.xilinx.com/support/documentation/application_notes/xapp623.pdf
  6. http://ds.murata.co.jp/software/simsurfing/en-us/#app=71e3&ee37-selectedIndex=0

Cuando observamos la diafonía s21 o la regulación de carga s22, esperamos tener una fuente baja Z(f) y una carga Z(f) <1 % en CC, pero la relación CA puede ser bastante diferente debido a una red de señales RLC distribuida compleja. Por lo tanto, un analizador de red RF es una herramienta de aprendizaje o depuración extremadamente valiosa.

La manera fácil de entender estas curvas para los parámetros de dispersión (s) es que la Ley de Ohm en un divisor de voltaje es la misma que la relación de carga regulada de carga a fuente Z(f) en dB. Incluso la diafonía dinámica y la entrada de ruido pueden verse como una función de transferencia.

Cada aplicación puede ser diferente y requerir algunas de las soluciones disponibles para reducir las emanaciones o la susceptibilidad o ambas.

  • Choques CM (LF o RF)
  • lineas diferenciales balanceadas
  • protección activa en escudo o tierra entre todas las señales A y D.
  • filtrado para reducir el ancho de banda del ruido
  • alto CMMR antes de la amplificación.
  • cuidado estricto en los terrenos compartidos de Vref para garantizar que no se comparta ninguna corriente digital.
¿Cómo puede funcionar el circuito si AGND y DGND, digamos en un ADC, nunca están conectados? ¿No necesitan estar conectados en alguna parte?
Deben estar conectados en algún lugar cercano al límite de ESR más bajo y al plano de tierra, pero compartir A y tierra con señales lógicas está prohibido. Debe imaginar los bucles de corriente y conocer los efectos CdV/dt en I. Entonces, las pistas inductivas tienen efectos LdI/dt en V, .. Los campos H inducidos por bucle (mA) y los campos E inducidos por V paralelos se pueden modelar y probar para captar una comprensión profunda.
pruebe los contactos NC de un relé en serie con la bobina (zumbador) y colóquelos cerca de una sonda de alcance, luego haga un cortocircuito de la sonda 10: 1 con 1 vuelta dentro o fuera del bucle o conéctelo a un cable para un acoplamiento pF paralelo. luego agregue 100 ohmios a la sonda como derivación y compare con una carga de 1 M ohm o 10 Mohm para sondear como detector de ruido. Vea el cuadrado inverso de la pérdida de ruido y espectro, luego comparta la tierra del osciloscopio con la tierra del relé y mueva la conexión a tierra para ver el ruido conducido.
Dado que los suministros están separados, los únicos lugares que necesitarían conectar AGND y DGND son cerca de los ADC/DAC. Por lo tanto, cualquier bucle de corriente en los amplificadores/FPGA debe permanecer en sus respectivos planos. Entonces, si coloco la ranura debajo de los ADC/DAC (el pinout de estos chips es propicio para esto), y luego conecto los terrenos directamente debajo de ellos y coloco límites de ESR bajos allí, ¿crees que esta sería una buena manera? para cuidarlo?
excepto que ese es el viejo método de pensar. Se prefiere un plano de tierra contiguo que se comparte para Analógico y Digital. Una consideración de las corrientes de retorno asociadas es lo que es clave y se basa en la zonificación de la electrónica analógica y digital para que las señales digitales no se acerquen a las analógicas. Sin embargo, los powerplanes separados NO SUPERPUESTOS son clave

No veo una respuesta concreta aquí; creo que Tony está insinuando que su enfoque depende de su diseño más amplio.

Dicho esto, parece que tiene un diseño de señal mixta con mucha energía digital (las señales de +/- 65 V CC).

Personalmente (YMMV):

Divida los dos planos de tierra, conéctelos con diodos Schottky espalda con espalda o con una perla de ferrita adecuada. Aprovisionaría ambos e incluiría características en el diseño para ajustar la topología de tierra (0 ohmios, tapas de desacoplamiento, lo que sea como posibles cosas).

Este documento técnico respalda mi recomendación y es razonablemente conciso y ahorra (la mayor parte) de la teoría y se enfoca en aplicaciones más prácticas:

http://www.ti.com/lit/an/slyt499/slyt499.pdf

Buen enlace TI. De acuerdo con mi respuesta. Distribución en estrella y filtros LC de ferrita Q bajos separados (si se comparte V) con tapas ESR bajas en el chip ADC. Sí, EMI siempre debe considerar el sistema como un todo además de los detalles en dI/dt, dV/dt radiados y conducidos, con detalles en BOM y/o esquemas en ESR, ESL, enrutamiento de cables, terminación de blindaje, etc.
La parte 1 en realidad está de acuerdo con mi problema con la división e igualmente la parte 2 respalda mi punto de vista de una búsqueda pero devoluciones administradas