Condensadores de desacoplamiento: bajo ESR electrolítico vs electrolítico + cerámico vs cerámico

Cuando se trata de capacitancias <= 1uF, la cerámica es su elección. Cuando se necesitan más de 10uF, se justifica económicamente el uso de una tapa electrolítica en derivación con una pequeña de cerámica. Pero en el rango de 1-10uF es cuestionable. ¿Que sugieres?

Respuestas (4)

Su pregunta es ingenua porque no considera qué tipo de condensador se adapta mejor a la aplicación de destino. Considera esto: -

ingrese la descripción de la imagen aquí

Por lo tanto, una cerámica de 1uF puede no ser su mejor opción si desea un circuito de temporización preciso (por ejemplo) o alguna aplicación de audio donde no se pueden tolerar los problemas microfónicos asociados con un capacitor de cerámica. Además, en estos días, es bastante normal encontrar cerámica de hasta 100 uF y estoy seguro de que dentro de unos años será posible llegar a 1000 uF.

¿Que sugieres?

Elija un tipo de condensador que se adapte a la aplicación. Si no existe, busque alternativas y si esas alternativas parecen problemáticas, busque un enfoque diferente.

Bonita foto tomada desde aquí .

Todo se reduce a la frecuencia de interés. Aquí hay una respuesta de frecuencia típica: respuesta frecuentepuede ver que los condensadores electrolíticos tienen el peor rendimiento. Generalmente se utilizan para desacoplar a bajas frecuencias (rango de kHz), es decir, proporcionan potencia hasta que la alimentación puede reaccionar.

Por lo general, trato de evitarlos, a menos que necesite 100 uF o más. En cuanto a cuál es la mejor combinación, desafortunadamente eso depende de sus requisitos. Necesitará tener una especificación de impedancia. A continuación, puede seleccionar la combinación de condensadores adecuada. Algo como esto:especificación de impedancia

La integridad adecuada del poder es un tema amplio. Como regla general, trate de evitar el uso de diferentes valores de condensadores, ya que eso puede provocar resonancia. Consulte esta nota de la aplicación . Preste especial atención a la trama en la página 3.

Los efectos anti-resonancia se pueden controlar fácilmente al reducir el Q de las tapas de cerámica de Murata, donde una serie pequeña de ESR elimina el pico en el espectro.
@TonyStewart.EEsince'75 Eso puede funcionar para frecuencias bajas, pero se vuelve cada vez más difícil a medida que sube. En primer lugar, la disminución de Q empeora su desacoplamiento. El objetivo principal del desacoplamiento es minimizar la impedancia, lo que no está haciendo al disminuir la Q. En segundo lugar, las trazas y los planos de potencia introducen parásitos y resonancia. Suprimirlos, aunque no es demasiado difícil, no es una tarea trivial. Finalmente, agregar resistencia en serie aumenta mucho la longitud de la traza al plano. Si usa un pad de entrada, obtiene el doble de ancho de banda que un 0,3 mm a través de 0,1 mm (borde) del pad.
@ TonyStewart.EEsince'75 Además, debe tener acceso a las herramientas, por ejemplo, ANSYS. Además, no estamos hablando aquí de frecuencias muy altas. Alrededor de 10s de MHz. Como dije en mi respuesta, la integridad del poder es un tema amplio.
Si no entiende que lo que digo es cierto, lea electronics.stackexchange.com/questions/264927/…
@TonyStewart.EEsince'75 Cierto. De hecho, prefiero Murata por su extensa base de datos de parámetros s. Desafortunadamente, las herramientas solo dan una primera aproximación. Todo depende de la geometría de los planos y la ubicación de los capacitores, por ejemplo, qué tan lejos están las vías de las almohadillas de capacitores, etc. Para una integridad de potencia adecuada, es necesario realizar un análisis FEM. Eso es si quiere garantizar que las placas funcionarán. Algunas empresas no llevan este nivel de análisis, especialmente con microcontroladores. Pero FEM tiene algunas ventajas: el software es más barato, puede funcionar en la primera ejecución, pasa EMC/FC.
@TonyStewart.EEsince'75 Tendré que estar en desacuerdo contigo aquí. Agregar la resistencia en serie aumentará significativamente la inductancia parásita. Actualmente, estamos comenzando a usar vías en los pads porque la longitud de rastreo de 0,1 mm hasta el pad tiene demasiada inductancia. Agregar un nuevo componente empeorará significativamente esto. Mire la diapositiva 7 web.mst.edu/~jfan/slides/Archambeault1.pdf
no es una resistencia sino que agregan una capa de óxido en el terminal, 0 ESL agregado ...
@TonyStewart.EEsince'75, claro. Eso es interesante en realidad. Supongo que estaría preocupado por el costo, y obtienes una impedancia ligeramente mayor. Probablemente necesite ajustarlo para la situación. Disponemos de programas de optimización que resuelven un perfil de impedancia específico con los mínimos condensadores posibles. Los miraré para mi próximo producto. Nunca los he usado antes.
Si comprende los gráficos que vinculé, simplemente elimina los picos de microondas. similar cuando se usan tapas de ESR ultrabajas en la banda baja de 10 Mhz, pero lo ideal es un dieléctrico ultradelgado entre el plano de tierra y el plano de potencia, para una impedancia característica realmente baja. un cuadrado de cualquier tamaño es una L fija mientras que C se reduce con el espacio

El OP pregunta sobre los aspectos económicos de las tapas de desacoplamiento, con un enfoque en el rango de 1uF-10uF. Dejando a un lado los aspectos eléctricos, la inspección de un proveedor común de componentes, Digi-Key, muestra que una tapa de aluminio de 10uF 10% 6.3V cuesta 10c en una cantidad de 1000, mientras que una cerámica de 10uF 6.3V (tamaño 0805) cuesta solo 1.5c/1000ea.

Sin embargo, hay muchos aspectos de ser económico. Económicamente, considerando el tamaño más pequeño y la mejor confiabilidad/longevidad/mecánica de las tapas de cerámica, la tapa de cerámica parece ser la clara ganadora en la categoría de 10uF. Sin embargo, hay una excepción, cuando un LDO integrado necesita un ESR finito para su estabilidad. Entonces, la cerámica de baja ESR es muy mala y es bastante costoso colocar tantalio o aluminio en el lugar. O agregue un ESR explícito de 1-2 ohmios.

Entonces, OP necesita cambiar la pregunta a algo así como un área de 100uF, o tal vez incluso más.

La elección de los topes de reducción de ondulación se puede definir críticamente por el espectro de impedancia multiplicado por (x) el espectro de pulso actual = espectro de ondulación de voltaje. Esto requiere que defina I(f) y V(f) en un analizador de espectro, luego la elección de los límites se vuelve más fácil con la dispersión de archivos de parámetros del OEM... o por prueba y error.

El espectro V(f) da como resultado la señal de ondulación Vpp(t).

Esto se aplica a 1A o 100A o cualquier valor cuando se necesita una corriente de ondulación alta y un voltaje de ondulación bajo.

Atención cuidadosa a las interacciones en serie (resonante) y paralela (anti-resonante) con tapas paralelas. o SRF y PRF, dan como resultado una solución óptima.

Normalmente es más fácil trabajar con el espectro de admitancia Y(f), ya que este suma en lugar de Z(f).

Luego, cuando sea necesario, mida la corriente de ondulación en RMS y compárela con la clasificación. Descuidar estos fundamentos en SMPS de alta potencia conduce a fallas tempranas en la producción o en el campo.

Esto es complementario a las otras buenas respuestas.

Condensadores de desacoplamiento: bajo ESR electrolítico vs electrolítico + cerámico vs cerámico
RespuestasAquíPolítica de privacidad1y, 0v