¿Cómo puede recibir una señal de 6 GHz con solo 64 MS/s ADC?

El Ettus Research Software Defined Radio B210 tiene un rango de 70 MHz - 6 GHz, un ancho de banda de 56 MHz y su tasa máxima de ADC es de 61,44 MS/s. ¿No establece el teorema de Nyquist que la frecuencia de muestreo debe ser 2*Fmax, donde Fmax aquí es 6 GHz?

EDITAR: la placa utiliza dispositivos analógicos AD9361 RFIC

La clave es que el objetivo del muestreo no es conservar una imagen detallada en el dominio del tiempo de la señal de radio. Eso no es necesario porque el contenido real que se transporta en la señal no depende de los detalles de amplitud de cada ciclo de oscilación individual de la portadora.

Respuestas (3)

Tenga en cuenta lo siguiente:

  1. El dispositivo en realidad no muestrea RF. Realiza una conversión descendente a 0 Hz (en una conversión descendente de frecuencia) y luego lo muestrea.

Internamente tiene varias etapas analógicas para controlar la ganancia, el ancho de banda y máquinas de estado para superar las limitaciones de la conversión directa.

Para obtener más información, consulte el siguiente diagrama de bloques del AD9361. https://github.com/analogdevicesinc/iio-oscilloscope/blob/master/block_diagrams/AD9361.svg

  1. El ancho de banda de RF puede ser de 56 MHz y 64 MSPS serán suficientes. ¿Por qué? Porque el dispositivo emite 12 bits de I y 12 bits de muestras Q a cada tasa de MSPS especificada. Por lo tanto, se puede suponer que la tasa de muestreo real es 2X del MSPS especificado.
  2. El dispositivo muestrea la RF a una velocidad mucho mayor, pero la verdadera razón es un poco diferente a simplemente satisfacer a Nyquist.
  • el tipo de ADC dentro del dispositivo requiere un mayor muestreo para generar la resolución deseada de 12 bits. Es un modulador Sigma-delta avanzado (SDM de 3 bits + signo, es decir, -4 a 4). Con algo de matemática, convierte estos valores de 3 bits y genera valores de 12 bits. Para obtener más información, consulte la sección del manual de referencia AD9361 relacionada con el detector de sobrecarga ADC.
  • El dispositivo necesita filtrar para que no se produzcan alias. Para hacer eso, muestrea a una velocidad mucho más alta, luego reduce la muestra digitalmente. Durante este proceso, atenúa las imágenes ADC. También hay un filtro FIR adicional en el interior para corregir las imperfecciones de conversión descendente.
  • Tenga en cuenta que el dispositivo aún necesita filtros externos para un buen rendimiento.

Eche un vistazo al diagrama de bloques actualizado del chip en el B200.

https://github.com/analogdevicesinc/iio-oscilloscope/blob/master/block_diagrams/AD9361.svg

Un par de cosas:

  • la tasa máxima de ADC no es 61.44, en realidad es 640MSPS, pero eso supone cierta destrucción en el camino.
  • la salida máxima de datos es 61.44 MSPS
  • el ancho de banda máximo de RF es de 56 MHz y lo establecen los filtros analógicos, no la frecuencia de muestreo del ADC.

Se pueden responder muchas más preguntas en el sitio web de ADI: https://ez.analog.com/community/wide-band-rf-transceivers

El muestreo da como resultado la duplicación de la señal de entrada en el dominio de la frecuencia. El criterio de Nyquist especifica cómo debe muestrear una señal desde CC hasta Fmax sin solapamiento. Sin embargo, con el ADC adecuado, puede muestrear una señal de F1 a F2, donde tanto F1 como F2 son más altos que su frecuencia de muestreo. Todo lo que necesita hacer es asegurarse de que no haya ninguna señal por debajo de F1 o por encima de F2 que tenga un alias con la señal que desea. Esto requiere un filtro de paso de banda en lugar de un filtro de paso bajo. La frecuencia de muestreo solo determina el ancho de banda de recepción, no el rango de frecuencia de recepción. Esto se denomina submuestreo y es muy común en los receptores de radio porque puede eliminar uno o más mezcladores y osciladores locales.

Wikipedia: http://en.wikipedia.org/wiki/Submuestreo

En este caso, también es posible que estén usando un mezclador y LO para convertir la señal de entrada a una frecuencia más baja para la recepción. Su diagrama de bloques es bastante deficiente.

Si uso las ecuaciones en su enlace, entonces n=Fh/(Fh-Fl) = 6000/(6000-70)=1.01, y dado que necesitamos números enteros, entonces n=1. Por lo tanto, el downcovering no "funcionará" ni "dará ninguna ventaja", ya que aún necesita una tasa de muestreo> = 2 * Fh / 1 = 2 * Fh = 1200 MS / s.
Bien, creo que debemos considerar que el BW es de 56 MHz, no (6000-70) MHz, pero aún así, la tasa de muestreo debe ser 2*56 = 112 MS/s, ¿más grande que 61,44 MS/s?
"Ancho de banda de 56 MHz y su velocidad máxima de ADC es de 61,44 MS/s" sugiere un sistema IQ de dos canales en el que el ancho de banda oscila entre -FS/2 y +FS/2. Tener el segundo canal en cuadratura permite distinguir entre sí las frecuencias positivas y negativas: si se elimina cualquiera de los componentes de cuadratura, al mirar solo el restante, se aliasan indistinguiblemente alrededor de 0.
@ChrisStratton Esto tiene sentido, revisé la hoja de datos y este es el caso.
Sí, creo que eso es probablemente lo que está pasando aquí: convertir y usar un mezclador IQ y muestrear la salida con el ADC. Ahora, aún podría estar submuestreando la salida del mezclador IQ dependiendo de cómo esté diseñado.
¿Cómo puede recibir una señal de 6 GHz con solo 64 MS/s ADC?
RespuestasAquíPolítica de privacidad1y, 0v