Cómo evitar que "Def Con" y la simulación se ejecuten en femtosegundos/segundo (ejecutándose para siempre) para una simulación de 1600 ejecuciones

Leí otras preguntas relacionadas con "Def Con", pero 1. No entendí muy bien lo que se decía, 2. Otros circuitos no eran circuitos de transistores discretos, y 3. Pensé que podría ser útil tener un mínimo circuito con este problema, en caso de que LTSpice se pueda mejorar para evitar este problema.

El mensaje de progreso en la parte inferior izquierda de la pantalla sigue alternando entre el mensaje "Def Con":

Def

y un mensaje que dice que la tasa de simulación está en el rango de femtosegundos:

ingrese la descripción de la imagen aquí

En la captura de pantalla anterior, tenga en cuenta que el progreso se ha reducido a 22,4748 femtosegundos por segundo de avance de la velocidad de simulación.

Estoy usando LTSpice para probar cada combinación de NPN en el siguiente circuito, que simplemente representa un condensador volador que transfiere carga entre una celda simple y un inductor, encendiendo un LED. El circuito es una topología de impulso inversor.

Muchas combinaciones de transistores funcionan bien. El problema es que, para ciertas combinaciones de transistores, ocurre el (para mí) temido "Def Con", y el progreso se ralentiza a veces a la velocidad de femtosegundos por segundo.

El circuito, como se muestra en la imagen, desciende a esta condición degenerativa. Una computadora portátil desciende a una velocidad de simulación de femtosegundos por segundo, y otra computadora portátil solo parece bajar a una velocidad de simulación de picosegundos por segundo.

Por lo general, solo cambio un poco el circuito y el problema desaparece, o encuentro algo que estaba mal en el circuito, pero no creo que pueda seguir esa heurística aquí. Realmente me gustaría entender cómo sucede esto con varios circuitos Joule Thief y otros circuitos de transistores simples que estoy probando en mi camino hacia el aprendizaje de circuitos de transistores discretos.

Mis circuitos generalmente tienen un flujo de corriente de izquierda a derecha, pero para una mejor presentación en este formato, he rotado el circuito y la corriente fluye de arriba a abajo.

Condensador volador de transistor discreto primitivo que invierte el convertidor elevador en 1 LED blanco.

Dado que hay 1.600 combinaciones de transistores por las que pasar, ¿cómo evito que suceda "Def Con" y que este conjunto de simulaciones tarde una eternidad?

EDITAR: necesito explicar de dónde viene la cifra de 1600... Estoy probando solo 40 de los modelos estándar que vienen con LTSpice, pero estoy probando cada combinación de (NPN1, NPN2) que termina siendo 40*40, que es 1.600 combinaciones. Hay dos declaraciones .step, cada una de las cuales pasa por los 40 modelos, una declaración .step para NPN1 y la otra declaración .step para NPN2. Cuando inicio la simulación de LTSpice, comienza a recorrer las 1600 simulaciones.

Otra pregunta de intercambio de pila de ingeniería eléctrica brinda algunos antecedentes sobre cómo y por qué llegué aquí.

Para su comodidad, aquí está el código fuente del archivo de simulación LTSpice. Simplemente cópielo y péguelo en el Bloc de notas u otro editor de texto, y luego guárdelo como algo así como "DefConSimulation.asc". (LTSpice es gratis):

Version 4
SHEET 1 3448 1340
WIRE 144 -128 -288 -128
WIRE -288 -96 -288 -128
WIRE -288 -96 -320 -96
WIRE 144 -96 144 -128
WIRE -288 -80 -288 -96
WIRE -64 -48 -160 -48
WIRE 32 -48 16 -48
WIRE 80 -48 32 -48
WIRE -160 -32 -160 -48
WIRE 32 -32 32 -48
WIRE -160 64 -160 48
WIRE 32 64 32 48
WIRE 32 64 -160 64
WIRE 144 64 144 0
WIRE 144 64 32 64
WIRE -288 160 -288 0
WIRE -224 160 -288 160
WIRE 144 160 144 64
WIRE 144 160 -160 160
WIRE 176 160 144 160
WIRE 144 208 144 160
WIRE -64 256 -160 256
WIRE 32 256 16 256
WIRE 80 256 32 256
WIRE -160 272 -160 256
WIRE 32 272 32 256
WIRE -288 288 -288 160
WIRE -240 288 -288 288
WIRE -240 336 -240 288
WIRE -160 368 -160 352
WIRE 32 368 32 352
WIRE 32 368 -160 368
WIRE 144 368 144 304
WIRE 144 368 32 368
WIRE 144 400 144 368
WIRE -16 448 144 400
WIRE -288 480 -288 288
WIRE -176 480 -288 480
WIRE -16 480 -16 448
WIRE -16 480 -96 480
WIRE 32 480 -16 480
WIRE -288 512 -288 480
WIRE -288 624 -288 576
WIRE -128 624 -288 624
WIRE -16 624 -16 480
WIRE -16 624 -64 624
WIRE -288 736 -288 624
WIRE -288 736 -320 736
WIRE -240 736 -288 736
WIRE -16 736 -16 624
WIRE -16 736 -176 736
FLAG -240 336 0
FLAG 176 160 C1
FLAG -320 736 D1
FLAG 32 480 L1
FLAG -320 -96 V1
SYMBOL voltage -288 -96 R0
WINDOW 123 0 0 Left 0
WINDOW 39 0 0 Left 0
SYMATTR InstName V1
SYMATTR Value 3
SYMBOL voltage -160 -48 R0
WINDOW 3 -115 132 Left 2
WINDOW 123 0 0 Left 0
WINDOW 39 0 0 Left 0
SYMATTR Value PULSE(0 12 0us 100ns 100ns 1us 4us 987000123)
SYMATTR InstName V2
SYMBOL ind -80 496 M270
WINDOW 3 5 56 VBottom 2
WINDOW 0 32 56 VTop 2
SYMATTR Value 100µH
SYMATTR InstName L1
SYMBOL cap -160 144 R90
WINDOW 0 0 32 VBottom 2
WINDOW 3 32 32 VTop 2
SYMATTR InstName C1
SYMATTR Value 100µF
SYMBOL LED -240 752 R270
WINDOW 0 28 -10 VTop 2
WINDOW 3 55 124 VBottom 2
SYMATTR InstName D1
SYMATTR Value LXK2-PW14
SYMATTR Description Diode
SYMATTR Type diode
SYMBOL npn 80 -96 R0
WINDOW 0 60 25 Left 2
WINDOW 3 27 57 Left 2
SYMATTR InstName NPN1
SYMATTR Value BC337-25
SYMBOL res 16 -48 R0
SYMATTR InstName R1
SYMATTR Value 100K
SYMBOL res -80 -32 R270
WINDOW 0 32 56 VTop 2
WINDOW 3 0 56 VBottom 2
SYMATTR InstName R3
SYMATTR Value 240
SYMBOL voltage -160 256 R0
WINDOW 3 -119 138 Left 2
WINDOW 123 0 0 Left 0
WINDOW 39 0 0 Left 0
SYMATTR Value PULSE(0 12 2us 100ns 100ns 1us 4us 987000123)
SYMATTR InstName V3
SYMBOL npn 80 208 R0
WINDOW 0 60 25 Left 2
WINDOW 3 27 57 Left 2
SYMATTR InstName NPN2
SYMATTR Value 2N5550
SYMBOL res 16 256 R0
SYMATTR InstName R2
SYMATTR Value 100K
SYMBOL res -80 272 R270
WINDOW 0 32 56 VTop 2
WINDOW 3 0 56 VBottom 2
SYMATTR InstName R4
SYMATTR Value 240
SYMBOL schottky -304 512 R0
WINDOW 3 24 70 Left 2
SYMATTR InstName D2
SYMATTR Value 1N5817
SYMATTR Description Diode
SYMATTR Type diode
SYMBOL cap -64 608 R90
WINDOW 0 3 64 VBottom 2
WINDOW 3 -26 -9 VTop 2
SYMATTR InstName C2
SYMATTR Value 10nF
TEXT -208 -112 Left 2 !.tran 0 2.4ms 2ms startup
TEXT -904 96 Left 2 !.SAVE I(D1) I(V1) V(V1) V(D1) V(D2) V(L1)\n.meas iD1 AVG I(D1)\n.meas iV1 AVG -I(V1)\n.meas pIn AVG -V(V1)*I(V1)\n.meas pOut AVG V(D1,L1)*I(D1)\n.meas effic PARAM pOut/pIn*100
¿Tiene una pregunta EE válida y qué es def con?
@Andyaka: esta es una pregunta de LTSpice, que creo que es una pregunta de EE válida (corríjame si me equivoco) ya que aquí hay una etiqueta de LTSpice. Aquí hay algunas preguntas válidas de EE "Def Con" (creo que son válidas, nuevamente, corríjame si me equivoco).
Lo siento si mi publicación parece estar dirigida a un público amplio, también soy profesor. Soy un desarrollador de software sénior que me enseña electrónica de potencia, por lo que considero que son preguntas de nivel EE. Si una pregunta de electrónica de potencia no es una pregunta de EE, no sé qué es.
Mi lista general de trucos de LTspice, en orden: cambie a un solucionador alternativo, pruebe los componentes ideales, proporcione fugas de rango de megaohmios en nodos "sensibles" a tierra, permita rutas de HF donde sea necesario (generalmente pF de capacitancia entre interruptores), reduzca Q con de nuevo, resistencias óhmicas altas en los inductores, mantenga las tasas de aumento de las fuentes en niveles razonables, etc.
Ah, y la resistencia de miliohmios en serie también puede ayudar si ve que algún valor actual salta a GA o algo similar.
@winny: gracias por esa información, ¡es justo lo que necesitaba!
@winny Eso me parece una respuesta.
@Mast Demasiado vago. Habría sido eliminado por algún moderador.

Respuestas (2)

Pruebe esto: para todas las fuentes, agregue Rser=0.1, y para 3Vuna, agregue Cpar=1m, y para ambos capacitores, agregue Rser=10m. Si comienzan a aparecer oscilaciones de muy alta frecuencia (no deseadas) debido al inductor, intente aumentar Rpar=100kel inductor, o incluso menos. No dudes en establecer parásitos, ellos saludan con convergencia. Si surge la necesidad, tampoco tenga miedo de agregar pequeñas capacitancias desde los nodos clave a tierra; ayudan a suavizar las discontinuidades causadas por transiciones muy bruscas.

Una cosa clave para recordar es que las fuentes de voltaje no son tan amigables con la convergencia en LTspice, pero cuando agrega Rser, internamente se convierten en fuentes de corriente, que son muy superiores en términos de convergencia.

Esto era exactamente lo que necesitaba. Esto tomó lo que había tomado diez horas y amenazaba con tomar 15 horas, y permitió que se ejecutara en solo 43,2 minutos. Simplemente agregué 22pF a cada traza de circuito (¿subred?). ¡Gracias!
La combinación de transistores que más me gusta (después de ver los resultados de la ejecución combinada de 1600) es un 2N3904 para NPN1 y un 2N2222 para NPN2, lo que eleva la eficiencia al 86,48 % a 11,52 mA en D1. Pero, ¿qué significa eso cuando elimino los transistores y creo la versión conmutada manualmente ?
@MicroservicesOnDDD No olvide que está en el mundo de la simulación, por lo que los resultados de sus simulaciones son tan buenos como lo son sus modelos y sus implementaciones. Dicho esto, en la pregunta vinculada, dice que desea evitar los elementos activos, pero si está dispuesto a optar por ellos, entonces, en lugar de la solución mecánica en la respuesta, puede optar por un enfoque autooscilante.

Cuando una simulación desciende al cálculo del límite de la máquina, es una señal de que la simulación ve o espera una salida caótica.

Esto puede deberse a una solución divergente (p. ej., retroalimentación positiva fuera de control, múltiples fuentes dependientes del voltaje) sin los mismos límites de potencia o frecuencia o de otra manera.

Si realmente está probando modelos de 1600 transistores y algunos exhiben esto y otros no, es posible que algunos simplemente no sean adecuados y no estén modelados adecuadamente para esta aplicación/régimen operativo y rompan el sim.

O son más ideales y algunos modelan con mayor precisión los parámetros secundarios o las características del modelo que evitan que las cosas diverjan.

Por lo general, lo tomo como una señal de hacer uno de los siguientes

  1. Modularizar mi simulación y crear modelos parametrizados individuales de las principales subpartes
  2. Alternativamente, simplifique el Sim y lo que le pido.
  3. Verifique tres veces el esquema de mi simulación y las opciones de análisis
  4. Solo se usaron modelos buenos y apropiados verificados compatibles con ltspice
Oh, lo siento... No fui lo suficientemente claro. Estoy probando solo 40 de los modelos estándar que vienen con LTSpice, pero estoy probando cada combinación de (NPN1, NPN2) que termina siendo 40*40, que son 1600 combinaciones. Hay dos declaraciones .step, cada una de las cuales pasa por los 40 modelos, una declaración .step para NPN1 y la otra declaración .step para NPN2.
Cómo evitar que "Def Con" y la simulación se ejecuten en femtosegundos/segundo (ejecutándose para siempre) para una simulación de 1600 ejecuciones
RespuestasAquíPolítica de privacidad1y, 0v