Cálculo de latencia para chips ADC

Estoy construyendo un sistema de procesamiento de audio basado en tiempo real que necesita muestrear audio de 48 KHz y 16 bits, preferiblemente con una latencia de <0,5 ms (cuanto más baja, mejor) (medida desde una señal analógica -> datos muestreados y listos para ser transferidos al host) . No tendré que hacer ningún procesamiento DSP.

La pregunta que tengo es esta: ¿ Cómo hago para calcular la latencia introducida por un circuito ADC?

Revisé varias hojas de datos y no veo ninguna información que sugiera el retraso total del ADC (tiene sentido, porque depende un poco de la frecuencia de muestreo). No estoy considerando la latencia del procesador host, eso se ha resuelto.

Este es el enfoque que estaba pensando... Esto podría estar completamente equivocado.

  1. Retraso intrínseco del circuito (típicamente insignificante, generalmente en ns)
  2. Retardo de grupo del filtro de diezmado utilizado para el muestreo
  3. 'Tamaño' total (en tiempo) del búfer donde se almacenan las muestras.

Por ejemplo:

  • Retardo del circuito: (insignificante)
  • Retraso del grupo de filtro de diezmado: (200us)
  • Tamaño del búfer: 30 muestras
  • Frecuencia de muestreo: 1/48000 (período de 20us)

Suponiendo que el retardo de grupo del filtro de diezmado sea de 200us, ¿sería el retardo total de 200us + (30 muestras * 20us) = 800us?

Aquí está la hoja de datos de un ADC que estaba mirando: TI TLV320ADC3101

Por favor, siéntase libre de compartir cualquier información adicional, consejo o corregirme donde me equivoque.

El retardo del grupo de filtros se proporciona cerca de la parte superior de la tabla en la página 6, y también se analiza nuevamente en la página 26, bajo STEREO AUDIO ADC .
Tenga en cuenta que hay diferentes retrasos de grupo para cada uno de los tres filtros diferentes y que el retraso de grupo depende de la tasa de muestreo. Para el filtro A, el valor indicado es 17/F. A 48 KHz, eso equivale a unos 350 microsegundos. (17/48000.)

Respuestas (1)

Con toda probabilidad, el ADC: -

  1. Muestra la señal
  2. Convertir la señal
  3. Alimentar la representación digital de la señal
  4. Repetir

Esto significa que la latencia es aproximadamente el tiempo entre muestras consecutivas. Los ADC más sofisticados podrían (o pueden) muestrear la señal de entrada mientras transmiten el valor digital de la muestra anterior pero, dado que el muestreo suele ser bastante corto, diría que puede usar el tiempo entre muestreos como latencia.

Cálculo de latencia para chips ADC
RespuestasAquíPolítica de privacidad1y, 0v