Supongamos que tenemos la tabla de verdad para nuestra máquina de estados finitos.
¿Cómo podemos determinar la frecuencia de reloj máxima para el sistema, suponiendo que el retardo del cable es de 0,3 ns, el tiempo de configuración del flip-flop es de 0,2 ns y los retardos de puerta son de 0,4 ns para puertas de 2 entradas y de 0,5 ns para puertas con más de 2 entradas.
En primer lugar, debería encontrar una función booleana para cada salida, salidas al mundo real y salidas para los siguientes estados al controlador, supongo. ¿Y que?
Gracias de antemano, por cierto, esta es mi primera pregunta en electrónica :)
El tiempo depende completamente de la implementación. Deberá especificar completamente todas las ecuaciones de estado, ecuaciones de transición y ecuaciones de salida. Luego pasa por un proceso de minimización para reducir las ecuaciones a un conjunto mínimo. Después de eso, puede asignar sus selecciones estándar de puerta y flip-flop a los conjuntos de ecuaciones lógicas. Una vez que calcule la condición de temporización del peor de los casos, eso conducirá directamente a la frecuencia de reloj máxima. Parece que sabes por dónde empezar. Hay algo de trabajo por hacer antes de que pueda comenzar a lanzar números de tiempo.
para un cálculo de la parte posterior del sobre/verificación de la realidad.
Suposición, FF-> una capa de lógica -> FF y totalmente síncrona. - retardo + retardo de cable + SU = 0,5 + 0,3 +0,2 = 1 ns. -> Reloj a 1 GHZ.
la conducción al mundo exterior será más lenta (transistores más grandes, más carga) la conducción a otras puertas dependerá de la entrada del ventilador y la capacidad de conducción de su puerta.
miguel karas