Bob Smith Terminación con POE

Estoy buscando hacer una terminación Bob Smith para un PSE Power over Ethernet (POE). La nota de la aplicación TI muestra la siguiente terminación:ingrese la descripción de la imagen aquí

Pero todos los diseños de referencia de TI (y las figuras posteriores en el mismo documento) usan la siguiente terminación con dos condensadores ESD:ingrese la descripción de la imagen aquí

¿Son estos circuitos equivalentes? ¿Cuál es el propósito de tener dos capacitores ESD?

No me gusta mucho eso como un esquema de protección ESD, ya sea que haya uno o dos límites.
No estoy seguro acerca de los aspectos de ESD, pero en la segunda configuración, los límites de 10 nF prácticamente no hacen nada, ya que 10 nF en serie con 1 nF es solo 0,9 nF.
FYI, el foro E2E de TI podría ser un buen lugar para hacer esta pregunta. El subforo relevante es Power Interface .

Respuestas (1)

Encontré los siguientes ejemplos de terminación POE en Internet:

Después de publicar la misma pregunta en el foro E2E de TI, obtuve la siguiente respuesta:

La mayoría de los esquemas de terminación seguirán los ejemplos que ha citado y no los diseños SLVU126 (TPS2384) y SLUU269 (TPS23841) TI EVM. Estos diseños de EVM tenderán a tener más circuitos de evaluación de referencia que los que tendría cualquier diseño de producto final. Entonces, en este caso, un solo capacitor ESD de alto voltaje para cada puerto.

Los condensadores de 10 nF actúan como un bloque de CC para el voltaje del puerto PoE y aparecen como un cortocircuito a altas frecuencias. Estos condensadores son necesarios en los pares de ethernet que transportan el voltaje de CC, pero se pueden quitar para el otro par (al menos en el extremo del PSE). En el extremo de PD, se requieren capacitores de 10 nF en cada par porque el PD puede recibir voltaje de CC de cualquier conjunto de pares. Los capacitores de 10nF pueden ser de menor costo, voltaje y tamaño.

Otras buenas referencias se encuentran en las hojas de datos de los proveedores que fabrican módulos magnéticos como el Pulse PN JK0-0177NL que se utiliza en http://www.ti.com/lit/pdf/sluuay8 . En este caso, se utiliza una tapa única HV ESD y 4 tapas LV de 22 nF.

Entonces, el segundo capacitor ESD 1nF es superfluo y creo que disminuye los efectos de la terminación Bob Smith.

Todos sus 3 enlaces de ejemplo se han roto con el tiempo
Bob Smith Terminación con POE
RespuestasAquíPolítica de privacidad1y, 0v