Acabo de empezar a usar Quartus para sintetizar un diseño VHDL que creé hace un tiempo. Dentro de este diseño hay cosas como DFF, decodificadores, etc. Noté que Altera tiene su propia IP con la misma funcionalidad.
¿Hay algún beneficio significativo al usar Altera IP? Preferiría no desarraigar todos mis archivos VHDL, pero si hay mejoras significativas de tamaño/rendimiento, podría considerarlo.
Para los primitivos, absolutamente ningún beneficio en cuanto al rendimiento. El único uso es que significa que no necesita crear archivos con sus propias primitivas, pero si confía en los de Altera, entonces sería más difícil migrar a algo de otro fabricante.
Algunas cosas como FIFO pueden contener restricciones de tiempo en línea específicas de Altera u otras directivas de síntesis, por ejemplo, que pueden hacer la vida más fácil a largo plazo, pero no es nada que no pueda hacer en sus propios archivos, y probablemente no ayudará mucho en términos de rendimiento. .
Los bits donde se vuelve interesante son para inferir cosas específicas del hardware como bloques DSP, Block RAM, transceptores, IO Buffers, etc. Estos pueden ser bastante útiles para asegurarse de obtener el hardware que desea y no dejar al azar que el sintetizador infiera lo correcto Pero para ser honesto, si sigue las plantillas de diseño (haga clic en el botón que parece un pergamino en el editor Quartus HDL para verlas), entonces todo esto se puede inferir con bastante éxito.
Vale la pena señalar que estoy ignorando las cosas más complejas que se pueden generar desde MegaWizard (¡creo que se cambió el nombre!) O Qsys. Estos pueden ser muy útiles, desde cosas como PLL hasta núcleos PCIe, controladores DDR, etc. Estos son útiles por razones obvias (por qué reinventar la rueda).