Ayuda con el controlador basado en BJT para MOSFET

Estoy tratando de conducir la puerta de mosfet con un par de BJT: S9014 (npn) y S9015 (pnp). Están en medio puente, VCC es de 12V. Aquí está el esquema:

esquemas

La entrada es PWM con una frecuencia de ~70 KHz desde el micro STM32. Espero PWM de 0 a 12 V en la salida, pero sucede algo extraño: conectar 12 V a VCC no hace casi nada, PWM sigue siendo 0-3.3 V con una forma extraña y una pequeña compensación de CC (la salida se conectó solo a la sonda del osciloscopio).
Pregunta: ¿Mi esquema es correcto y qué tiene de malo?

Q1 es simplemente un emisor que sigue su PWM de entrada. ¿Qué más debe esperar?
defina su objetivo con la salida Vout y el límite actual. Solo obtienes caídas de Vbe de 3.3 dando 0.7 a 2.6
@jonk, espero una señal amplificada de 0-12 V en la salida, ¿cómo puedo lograr esto?
@GrigBetsan No siguiendo el emisor. Eso es seguro. Tendrá una caída BE de su riel de voltaje MCU, en el mejor de los casos, en la salida. Debe modificar su topología. Y dados los más de 70 kHz que desea, también debe comenzar a observar más a los parásitos. 100 kHz no es difícil. Pero se está moviendo hacia el área donde se toman en cuenta muchas otras consideraciones. Las velocidades de respuesta comienzan a parecer bastante rápidas.
Ganancia V requerida<4, cambio de nivel requerido. Topología incorrecta
¿Qué tan afilados quieres tus bordes? Si está modificando el ancho de pulso a esta velocidad, ¿qué tan preciso debe ser? Estas son preguntas serias que necesitan ser respondidas.
Ciss debe ser definido
@TonyStewart.EEsince'75 Sí. Eso también. Existe una carga no especificada. Eso es seguro. Debe ser remediado.
Se requiere un cambiador de nivel CMOS con una fuente conocida RdsOn alrededor del 1% de Rdson de los FET del controlador. Esto se encarga de la constante de tiempo RC y la relación CissRdsOn para el FET de potencia.
La capacitancia de la puerta será de hasta 3 nF, quiero bordes de ~ 100 ns, o cerca de esto. Soy novato en EE, especialmente en BJT.
Los bordes de @GrigBetsan 100ns serán... duros... con partes discretas. La capacitancia de la puerta será fácil.
El ancho de pulso no debería ser muy preciso. Como quiero usar BJT empaquetados TO-92, la corriente a través de ellos no debe exceder los 250 mA, pero según tengo entendido, 250 mA no es suficiente para bordes tan afilados, ¿verdad?
tomando 10~90% de 12V aproximadamente C dV/dt~3nF 10V/0.1us=Ic=300mA entonces Rce <=10V/300mA=33 Ohms... Así que un LM555 puede (casi) hacerlo
@GrigBetsan Estaba pensando solo un poco más (alrededor de 350 mA) de lo que señala Tony, pero tiene razón. Ahí es probablemente donde estará la corriente máxima. Lo bueno es que esto solo ocurre en los bordes. Así que el promedio será mucho menor. Pero todavía tienes que soportar los picos también. La construcción manual va a ser un problema. Estoy seguro de que será necesario proporcionar un recurso local para el cargo (pasar por alto los límites). Se está acercando al territorio de 10 MHz, por lo que estropearía la construcción. De ninguna manera consideraría un protoboard.
Creo que el borde puede ser más de 100 ns... 400 ns, supongo, tal vez un poco más, pero todavía no sé cómo lograrlo.
@GrigBetsan Lo intentaré. Tengo mi tipo de martillo y sierra. Otros tendrán la suya. Por lo tanto, puede obtener diferentes enfoques. Elige lo que te haga sentir mejor si ves más de un enfoque.

Respuestas (2)

Aquí hay un diseño elaborado (excepto que de alguna manera... esbocé... las rutas de aceleración). No estoy preocupado por la oscilación base de cascode q 3 aquí, así que no hice nada por ello. Debería estar bien. Si resulta ser un problema, inserte un 68 Ω a 220 Ω resistencia entre la base de q 3 y el 3.3 V carril de suministro.

esquemático

simular este circuito : esquema creado con CircuitLab

En el peor de los casos, la disipación de cualquiera de los BJT está probablemente bajo 50 mW , por lo que deberían estar bien al aire libre como TO-92. Quizás un 10 ∘ C ¿elevar?

No se muestra, pero probablemente se necesitará alguna capacitancia de derivación; comenzaría con 100 m F -- a través de los emisores de q 1 y q 2 . Use cableado corto, manténgalo apretado y probablemente use cableado de estilo de error muerto.

Los tiempos de subida y bajada, del propio circuito, se pueden mantener cerca 200 ns , Yo creo. No esperaría algo peor que 350 ns , incluso con piezas de caja de chatarra. Sin embargo, su MCU tendrá algo que decir al respecto, ya que su propia E/S también cambiará a su propio ritmo. Pero los bordes suelen ser razonablemente rápidos. Sospecho que este circuito coincidirá muy bien.

¡Frío! ¿Podría darme una pista de cuál es el propósito de C2-R3?
@MarcusMüller Solo un poco de aceleración hasta la base de q 2 para agudizar el borde de salida descendente. Son complicados porque funcionan en ambos sentidos y ralentizan el otro borde, aunque el BJT activo gana de todos modos. Es por eso que dije que acabo de "hacer trampa" en las aceleraciones superior e inferior. Realmente debería haberme sentado y pasar más tiempo con ambos. Pero yo no quería, así que no lo hice. Pero estos se utilizan para extraer la carga del BJT, ya que se operan "saturados". La tapa tiene el tamaño justo para hacer ese trabajo para los BJT que elija.
Ah, eso tiene sentido. Además, mirar lo que hace explica bastante bien por qué es preferible el estilo de error muerto: la inductividad parásita excesiva simplemente conduciría a que ninguno de los transistores se apague por completo.
@MarcusMüller Eso me recordó agregar la nota de cableado de errores muertos a la respuesta, en lugar de dejarla en los comentarios. ¡Gracias!
C1 es un controlador de martillo 2.2us en la salida con 1A en 10. Se puede reducir para que coincida con los requisitos FET y agregar la serie R 200 ohmios a la entrada PWM para aumentar la salida Rce. De manera similar, C2 es 70us se puede reducir a 100ns
Además, D1 no sirve para Q1, pero es fundamental para Q2 debido a que C2 es una abrazadera.
@TonyStewart.EEsince'75 Sí, C1 es un poco exagerado. Sólo quería estar seguro. Ciertamente podría reducirse un poco. Los pines de E/S ya tienen unos 100 ohmios típicos. Estaba asumiendo que estaría presente. El voltaje negativo en la base de Q2 probablemente nunca cause ningún zenering. Simplemente no hay suficiente desde el pin de E/S para llegar allí. Pero haces un punto sobre dónde puse D1. Lo eliminaré del esquema.
C1 descargará pulsos de ~1W en Q1 durante t, por lo que necesita una serie R ~100
@TonyStewart.EEsince'75 ¿Estamos hablando de lo mismo? Los límites de aceleración, C2 y C3, sin duda impactan los pulsos de potencia máxima, que como los configuré solo equivaldrán a quizás 400 Nueva Jersey significar por aproximadamente 100 ns más o menos. Una resistencia en serie con C1 no moverá mucho los pulsos de potencia en los dos BJT de salida, como yo lo veo. Sin embargo, esas aceleraciones son un poco pesadas, lo concedo. Pero como dije en la publicación, no trabajé mucho en ellos. Así que me gustaría ver sus cálculos demostrando el problema en C1 y cómo una resistencia en serie a C1 cambia las cosas.
hFE~50 @1A con Q1 conduciendo Ciss =3nF a Vt Ib1=10V/Rsource ~25 Ohms =400mA, por lo que Q1 limitará la corriente >>1A en el presente Si si la fuente fuera 100 Ohms, lo que generalmente no es para 3.3Vlogic, Ib1=100mA
Excepto Gate R de 10 Ohmios limita la corriente a 1A
@jonk Su último esquema es mejor, pero sigue siendo de 3,3 W (pk) durante la carga de subida, suponiendo 3nF fijos (que no lo son) tinyurl.com/y8qvnftj
@TonyStewart.EEsince'75 Busco bordes calientes; el OP lo quiere. El tiroteo durante aproximadamente 50 − 100 nS probablemente podría modificarse mejor con las aceleraciones. ( C 2 es demasiado grande, creo que por un factor de 3 más o menos). Pero los BJT de salida sobrevivirán. No agregué resistencias de emisor pequeño porque no creo que al OP le importe. Simplemente puse la cosa en Spice e incluí la resistencia de la fuente del pin de E/S de entrada y usé un 20 ns tiempo de subida y bajada para la E/S y se ve decente. creo que voy a bajar C 3 a 100 pF aunque. Es demasiado caliente.
Se ve mejor ahora, tinyurl.com/y9fmcpy3 pero si editas mi fuente R de 100 a 25 como controladores ARM... ¿ves el efecto?
@TonyStewart.EEsince'75 En mi opinión, los bordes no son lo suficientemente nítidos. ¿Puedes detener esa cosa y medir el 10% al 90% en ambos lados? (Y aunque me gusta agregar diodos BE, en este caso todavía no veo que el que agregó haga tanto por el OP. Me equivocaría al mantenerlo simple y dejarlo fuera).
use los botones , restablecer> Ejecutar/detener y use el cursor para medir los bordes o las opciones de Herramientas para cambiar la frecuencia de muestreo para una mayor resolución tinyurl.com/ybd5fegd
usando un reloj de 500kHz por conveniencia para mostrar tiempos de caída de subida de 50ns tinyurl.com/yd6w6dnq pero más Pd >3Wpk
PCB grabado y ensamblado por su último esquema, y ​​no podría decir que haya tenido éxito: quemé mi chip STM32 sin siquiera encenderlo (debo tener más cuidado). No sé por qué sucedió esto, pero lo probaré y mediré más tarde.
Buen circuito, ¿cuál es el propósito de Q3? ¿Esto es para sesgar las bases de Q1 y Q2 entre sí?
@AndrewDavis q 3 es un cascodo. En términos simples, el pin IO puede "tirar hacia abajo" de su emisor para hacer que tenga una corriente de colector, que activa q 1 . Mientras tanto, el pin IO también tira hacia abajo en la base de q 2 apagándolo Lo contrario es cuando el pin IO está en 3.3 V . Entonces q 3 está apagado y no tiene corriente de colector, por lo que R 4 tira q 1 apagado. Mientras tanto, el pin IO tira hacia arriba en la base de q 2 , encendiéndolo.

Este es solo un enfoque que utiliza un controlador de salida LM555.

Existen controladores CMOS FET que son mejores. por ejemplo, MIC4451 https://www.mouser.com/ds/2/268/mic4451-779120.pdf

ingrese la descripción de la imagen aquí

Rce es el término que utilizo para definir Vol/Iol a 250 mA o (Vcc-Voh)/Ioh

con f(-3dB)=0,35/Tr y Tr=0,1us f-3dB> = 3,5 MHz no es demasiado difícil con una velocidad de respuesta de 100 V/us y un impulso máximo de >250 mA.

Ayuda con el controlador basado en BJT para MOSFET
RespuestasAquíPolítica de privacidad1y, 0v