La estructura básica de 6T utilizada para almacenar datos es la misma que se usa en el "Amplificador de detección de voltaje diferencial de retroalimentación positiva", entonces, ¿por qué mientras los datos se almacenan en la celda de memoria SRAM no se amplifican?
Sí, los transistores en la celda SRAM funcionan como amplificadores; es la retroalimentación positiva interna la que crea la operación biestable que se utiliza para almacenar información. Sin embargo, los tamaños de estos transistores se mantienen lo más pequeños posible para que puedan caber más de ellos en una cantidad determinada de área y para mantener las corrientes de fuga lo más pequeñas posible.
Cuando ocurre una operación de lectura, las salidas de los cuatro transistores internos se conectan a las líneas de bits mediante los transistores de selección de palabras. Los transistores internos débiles necesitan conducir las líneas de bits hacia abajo o hacia arriba a través de los transistores de selección, lo que significa que la señal disponible se atenúa un poco, tanto por las compensaciones de voltaje introducidas por los transistores de selección como por la capacitancia relativamente alta de las líneas de bits. La señal diferencial resultante no se parece en nada a una señal lógica "normal".
El propósito de los amplificadores de detección en cada par de líneas de bits es convertir esa señal diferencial débil en una señal lógica normal que luego se puede alimentar a multiplexores de datos adicionales y/o controladores de pines de E/S.
En el diseño de SRAM, se necesita una gran cantidad de análisis para determinar qué tan pequeños pueden ser los transistores de celda y al mismo tiempo proporcionar suficiente señal durante una operación de lectura para lograr los objetivos de rendimiento del dispositivo.
Andy alias
shingaridavesh