ADC de voltaje negativo y amplificador operacional

Además, ¿alguien puede decirme cuándo tengo una lectura de 0.02V todo el tiempo?

Este es probablemente el error básico en el ADC cuando se conecta a una fuente de impedancia muy alta (1 Mohm en paralelo con el piezoeléctrico). Es probable que a ADC "no le gusten" las señales de alta impedancia y también cualquier corriente de polarización de entrada creará un error de CC considerable como ha visto. Esto es lo que dice la hoja de datos: -

Para que el convertidor A/D cumpla con las especificaciones, el condensador de retención de carga (CSAMPLE) debe tener suficiente tiempo para adquirir un nivel de voltaje preciso de 10 bits durante el período de muestreo de ciclo de reloj de 1,5. El modelo de entrada analógica se muestra en la Figura 4-1. En este diagrama, se muestra que la impedancia de la fuente (RS) se suma a la impedancia del interruptor de muestreo interno (RSS), lo que afecta directamente el tiempo que se requiere para cargar el capacitor, CAMPLE. En consecuencia, las impedancias de fuente más grandes aumentan los errores de compensación, ganancia y linealidad integral de la conversión. Idealmente, la impedancia de la fuente de la señal debería ser cercana a cero. Esto se puede lograr con un amplificador operacional como el MCP601 que tiene una impedancia de salida de circuito cerrado de decenas de ohmios. Los efectos adversos de impedancias de fuente más altas se muestran en la Figura 4-2.

En cuanto a centralizar la señal, y suponiendo una resistencia de derivación de 1 Mohm, divídala en 2 resistencias de 2 Mohm; uno a tierra y otro al voltaje de referencia utilizado por el ADC. También podría considerar poner una resistencia de 1 kohm en serie con el pin de entrada ADC porque, por lo que dijo en su pregunta, podría haber voltajes significativos producidos por el piezo y el 1 kohm quitaría cierta protección.